物聯(lián)網(wǎng)（IoT）應用的興起，除了為半導體制造商打開了新的市場機會外，還給集成電路（IC）的設計帶來了許多新的挑戰(zhàn)，尤其是越來越高的系統(tǒng)集成度。芯片（SoC）功能。
使IC設計人員面臨更加嚴峻的數(shù)字和模擬混合信號（Mixed Signal）電路驗證（VerificaTIon）挑戰(zhàn)。 Cadence全球運營，系統(tǒng)和驗證業(yè)務集團執(zhí)行副總裁黃小麗表示，物聯(lián)網(wǎng)應用必須具有傳感，處理和連接能力，而SoC必須考慮體積小，成本低的前提。
功耗低，成本低。在上述功能的整合下，將面臨許多挑戰(zhàn)。
Cadence全球運營與系統(tǒng)與驗證業(yè)務集團執(zhí)行副總裁黃曉麗表示，近年來，亞太地區(qū)芯片設計公司對驗證工具的需求已大大增加。黃小麗進一步解釋說，為了實現(xiàn)上述設計目標，SoC開發(fā)人員必須使用高級流程。
但是，在高級過程設計中創(chuàng)建模擬功能極其困難。因此，許多大型芯片制造商（例如聯(lián)發(fā)科）已開始使用數(shù)字預失真（Digital Pre-DistroTIon）。
）和數(shù)字校準（Digital CalibraTIon），它將許多模擬功能轉換為數(shù)字設計，從而減少了在高級過程節(jié)點上實現(xiàn)模擬電路的挑戰(zhàn)。不僅如此，越來越多的高級制造工藝設計規(guī)則也必須同時驗證模擬和數(shù)字電路，以確保芯片功能的平穩(wěn)運行。
結果，對混合信號驗證的需求不斷增長，而藝華繼續(xù)投資于新技術。諸如最近提出的“實數(shù)建模”之類的研究和開發(fā)已經(jīng)被廣泛應用。
這項技術可以使設計人員在數(shù)字仿真環(huán)境中執(zhí)行模擬電路仿真，從而大大提高SoC驗證效率。另一方面，億華也正在努力建立物聯(lián)網(wǎng)芯片設計所需的硅知識產(chǎn)權（IP）產(chǎn)品陣容，例如數(shù)字信號處理器（DSP），中高端模擬到數(shù)字等物聯(lián)網(wǎng)芯片轉換器（ADC）和數(shù)模轉換器（DAC）。
），以及高速接口。同時，我們致力于確保在使用宜華設計工具中的IP時，客戶能夠實現(xiàn)最佳的集成設計。
黃曉麗指出，亞太地區(qū)的芯片供應商長期以來一直更加關注設計實現(xiàn)（Design Implement）級別，并且在驗證方面投入的資金相對較少。但是，隨著SoC設計復雜性的提高，芯片供應商逐漸意識到驗證的重要性。
畢竟，一旦發(fā)生錯誤，就必須對其進行重新處理，并且時間和成本負擔將越來越大。因此，在過去的兩年中，購買電子設計自動化（EDA）的驗證工具的制造商數(shù)量已大大增加。